

【特許請求の範囲】

【請求項1】 偶数フィールドと奇数フィールドによって1フレームを構成するインターレース画像を、フィールド毎に量子化して画像メモリに格納し、当該画像メモリに格納された元絵からインターレース画像を出力するインターレース画像処理方法において、前記偶数フィールドの量子化後のデータ及び前記奇数フィールドの量子化後のデータの内のいずれか一方については予め定めた所定の量子化ビット数以下の値を切り捨て、他方については予め定めた所定の量子化ビット数以下の値を四捨五入して前記画像メモリに格納することを特徴とするインターレース画像処理方法。

【請求項2】 前記インターレース画像はカラー画像で、前記画像メモリは1ピクセルが8ビット幅であり、且つ前記画像メモリに格納される各フィールドの信号はR（赤）が3ビット、G（緑）が3ビット、B（青）が2ビットであることを特徴とする請求項1記載のインターレース画像処理方法。

【請求項3】 偶数フィールドと奇数フィールドによって1フレームを構成するインターレース画像を各フィールド毎にアナログーデジタル変換するA/D変換手段と、前記アナログーデジタル変換された偶数フィールドのデータ及び奇数フィールドのデータの内のいずれか一方については予め定めた所定の量子化ビット数以下の値を切り捨て、他方については予め定めた所定の量子化ビット数以下の値を四捨五入して出力する画質向上処理手段と、前記画質向上処理手段からの出力データを各フィールド毎に格納する画像記憶手段と、を具備することを特徴とするインターレース画像処理装置。

【請求項4】 前記インターレース画像はカラー画像で、前記画像記憶手段は1ピクセルが8ビット幅であり、且つ前記画像記憶手段に格納される各フィールドの信号はR（赤）が3ビット、G（緑）が3ビット、B（青）が2ビットであることを特徴とする請求項3記載のインターレース画像処理装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、インターレース画像処理方法及びインターレース画像処理装置に関し、特に1フレームで1画像とみなしている画像を偶数フィールドと奇数フィールドという時間軸に分割して構成し、再び1つのフレームに合成して表示するインターレース画像処理方法及びインターレース画像処理装置に関する。

【0002】

【従来の技術】カラーのインターレース画像を出力する方法を搭載した描画装置として、パレット参照型描画装置が提案されている。かかる描画装置は、フルカラーでデザインした元絵からなんらかのアルゴリズムで人間の

視覚上元の画像と比べても遜色のないように予め減色した元絵、又は最初から限定した色数でデザインした元絵を画像メモリに格納し、さらに色数の限定された色セットをパレットメモリに格納し、当該色セットを参照することで画像メモリの一面素当たりのビット数を削減している。

【0003】このパレット参照型描画装置は、ビデオ信号等のフルカラーの映像をリアルタイムで画像メモリに蓄積し、そのまま遅延なく表示メモリに転送する場合には、適切な色再現を行えないという問題がある。何故ならば、前述のような、人間の視覚上遜色のないような減色アルゴリズムを実時間で安価に実行するのが困難なためである。

【0004】かかる課題を解消すべく、外部からリアルタイムで取り込まれるフルカラーの映像を描画するために、R（赤）、G（緑）、B（青）を規則的に割り当てた固定パレットをパレットメモリに用意して、RGB各画素の量子化ビットの下位を機械的に切り捨てることによって、一面素当たりのビット数を削減して画像メモリに格納していた。

【0005】具体的には、量子化後の入力画像のR、G、Bがそれぞれ5ビット、5ビット、5ビットであるのに対して、画像メモリが1ピクセル8ビット（256色）の幅であれば、入力画像を量子化した後のR、G、Bデータ各々の上位ビットである3ビット、3ビット、2ビットのみをそのピクセルの色番号データとして画像メモリに格納し、描画に際しては、その3ビット、3ビット、2ビットを何らかの手法で各々8ビットに拡張する形で規則的に設定されたパレットメモリを参照して表示メモリに描画していた。

【0006】

【発明が解決しようとする課題】ところで、上述の通り、描画に際して用いられる5ビット、5ビット、5ビットのRGBセパレートデータは、切り捨てられた下位ビットである2ビット、2ビット、3ビットを何らかの拡張方式で固定的に生成された値になっている。一般的には上位ビットの繰り返しやデフォルト値、例えば0となっている。しかし、切り捨てられた元のデータは復元できないので、表示メモリはフルカラー表示が可能であっても、表示装置に表示される画像は256色の、のっぺりした画像となっていた。

【0007】かかる技術的課題を解消する手法として、たとえば入力画像にディザリング処理を行って画像メモリに格納することによって、見かけ上の色数を増やす手法が一般に知られている。かかる手法は、拡大、縮小、変形等を行うことなく表示する場合には効果的である。

【0008】しかしながら、画像メモリに格納された元絵を拡大、縮小、或は変形して表示すると、ディザパターンがつぶれたり、拡大されたり、間引かれることによって、モザイク模様やエイリアシング（規則的模様）が

発生して、ディザリング効果が打ち消されたり、強調されすぎたりして画質が低下していた。

【0009】本発明は上記事情に基づいてなされたものであり、元絵を拡大、縮小又は変形して出力するときでも画質の低下を抑えることができるインターレース画像処理方法、インターレース画像処理装置及びコンピュータ読取可能な記憶媒体を提供することを目的とする。

【0010】

【課題を解決するための手段】上記目的を達成するために、本発明のインターレース画像処理方法は、偶数フィールドと奇数フィールドによって1フレームを構成するインターレース画像を、フィールド毎に量子化して画像メモリに格納し、当該画像メモリに格納された元絵からインターレース画像を出力するインターレース画像処理方法において、前記偶数フィールドの量子化後のデータ及び前記奇数フィールドの量子化後のデータの内のいずれか一方については予め定めた所定の量子化ビット数以下の値を切り捨て、他方については予め定めた所定の量子化ビット数以下の値を四捨五入して前記画像メモリに格納することを特徴するものである。

【0011】本発明のインターレース画像処理装置は、偶数フィールドと奇数フィールドによって1フレームを構成するインターレース画像を各フィールド毎にアナログ→デジタル変換するA/D変換手段と、前記アナログ→デジタル変換された偶数フィールドのデータ及び奇数フィールドのデータの内のいずれか一方については予め定めた所定の量子化ビット数以下の値を切り捨て、他方については予め定めた所定の量子化ビット数以下の値を四捨五入して出力する画質向上処理手段と、前記画質向上処理手段からの出力信号を各フィールド毎に格納する画像記憶手段と、を具備することを特徴とするものである。

【0012】

【発明の実施の形態】先ず、本発明の原理について説明する。ディザリング処理は、入力画像を量子化した際に切り捨てるデータを複数のピクセルに再配分して加算することで、確率的に再現し表現する方法である。例えば、白黒画像を縦2ピクセル単位でディザリングすることを考えると、仮に2つのピクセルが同じ色で、それぞれが10.5という値であったとすると、この2つのピクセルの一方の切り捨てる小数部0.5を他方に再配分・加算し、その結果一方を10、他方を11にしても、人間の目には2つのピクセルで平均化されて10.5に見える。

【0013】インターレース画像では、偶数ラインと奇数ラインは相関関係が大きいので、ある縦2つのピクセルはほぼ同じ色とみなせる。偶数ラインと奇数ラインとが同じ色であると仮定すれば、前記ディザリングを適用すると、これらのラインを構成するピクセルの値が10.5の場合、偶数ラインの1ピクセルを10、奇数ラ

インの1ピクセルを11にすれば、人間の目には2つのピクセルで平均化されて10.5に見える。これは、偶数ラインのピクセルの量子化に際して、量子化ビット数以下の値を単に切り捨てることを意味し、奇数ラインのピクセルを量子化する際に量子化ビット数以下の値を四捨五入（2進数に当てはめると0捨1入）することを意味する。

【0014】さらにインターレース画像では、偶数ラインは偶数フィールドに相当し、奇数ラインは偶数フィールドに相当することになり、偶数フィールドと奇数フィールドは時間軸上で交互に転送されてくるので、偶数フィールドを構成するピクセルの量子化に際して、量子化ビット数以下の値を切り捨て、奇数フィールドを構成するピクセルを量子化する際に量子化ビット以下の値を四捨五入すれば、インターレース画像は時間軸上でディザリング処理を施したことになる。

【0015】このようにして、時間軸上でディザリングした画像は、表示に際して拡大、縮小、変形を行っても、描画は2次元空間に対して加工を行うが時間軸上では何ら処理を行わないから、ディザパターンが拡大されることはない。

【0016】次に、図1を参照して元絵に対して通常のディザリング処理を施して2倍に拡大した場合と、本発明に係る時間軸上でのディザリング処理を施して2倍に拡大した場合とを比較して説明する。

【0017】図1(a)は元絵の2ピクセルを示したものであり、その値は10.5であり、同図(b)は

(a)に示した2つのピクセルに対してディザリング処理を施したものを示しており、その値は10と11となる。このディザリング処理を施したものを通常の拡大処理を行なって表示すると、同図(c)に示すようになり、ディザリング後の画像を1ピクセル単位で2倍に拡大して表示したものとなっている。これに対して本発明の拡大処理を行なって表示すると、同図(d)に示すようになり、同図(b)に示した2ピクセルの組を単位として2倍に拡大して表示したものとなる。したがって、本発明の時間軸上でのディザリング処理を行った場合、元絵を拡大して表示しても、ディザのパターンが拡大されてモザイク模様のようなことはない。元絵を縮小、変形する場合も同様に、ディザリング効果が打ち消されたり、強調されすぎたりすることはない。なお上記の説明は白黒画像で説明したが、カラー画像ではRGBそれぞれを同様に処理することで白黒画像と同様の処理が可能である。

【0018】以下、本発明の一実施形態について図面を参照して説明する。図2は本発明のインターレース画像処理方法を用いた画像再生装置の概略構成を示すブロック図である。

【0019】本実施形態の画像再生装置は、同期分離部10と、フィールド識別部12と、取り込み制御部14

10

20

30

40

50

と、RGBデコーダ16と、A/D変換部18、画質向上処理部20と、画像メモリ22と、パレットメモリ24と、パレット参照部26と、表示メモリ28と、描画コントローラ30と、表示コントローラ32と、D/A変換部34と、表示装置36とを備えてなる。

【0020】本実施形態では、入力画像信号としてテレビジョンからのTV信号、ビデオカメラからのVTR信号、レーザディスクからのVDR信号等のインターレース画像信号が使用される。以下、これらの信号を総称してアナログビデオ信号と記す。

【0021】同期分離部10は、入力されたアナログビデオ信号を映像信号と同期信号とに分離する。フィールド識別部12は、そのアナログビデオ信号が偶数フィールドの信号であるのか、あるいは奇数フィールドの信号であるのかを識別し、その結果をフィールド信号として出力する。RGBデコーダ16は、アナログビデオ信号をR(赤)、G(緑)、B(青)の信号に分離する。A/D変換部18は、アナログRGB信号を量子化してデジタルRGB信号に変換する。取り込み制御部14は、同期分離部10からの同期信号及びフィールド識別部12からのフィールド信号に基づいて、画質向上処理部20を通して画像メモリ22に各フィールドのデジタルRGB信号を格納する。これらのデジタルRGB信号が色変換に際して、元絵の画像信号となる。

【0022】画質向上処理部20は、本発明の特徴部分である時間軸上でのディザリング処理を行なう。すなわち、画質向上処理部20は、取り込み制御部14からの信号に基づきデジタルRGB信号を取り込み、処理対象のフィールドが偶数フィールドであれば、予め定めた所定の量子化ビット数以下の値を切り捨てる処理を行い、奇数フィールドであれば、予め定めた所定の量子化ビット数以下を四捨五入する処理を行なう。これらの処理については、後に詳述する。

【0023】画像メモリ22は、画質向上処理後のデジタルRGB信号(以下、色番号データとも称する。)を連続した領域に記憶する。パレットメモリ24は、色番号データを実際の色データに変換するためのテーブルデータを記憶する。なお、パレットメモリ24は、データ幅が8ビットであり、画像メモリ22の1ピクセル当たりの色数と一致するフルカラーの色セット(256色)を一つ又は複数備える。本実施形態では、パレットメモリ24は、複数の色セットを備え、画像メモリ22に格納された元絵に合わせて何れかの色セットが選択される。パレット参照部26は、画像メモリ22からの色番号データをアドレスに変換し、そのアドレスを用いてパレットメモリ24から該当する色データを取り出して表示メモリ28に出力する。表示メモリ28は、各フィールド毎に連続した領域を有し、各フィールドの信号を格納する。

【0024】描画コントローラ30は、図示しないCP

U等からの指示に従って、パレット参照部26に対してパレットメモリ24のどの色セットを使用するかを指示し、その指示したパレットメモリ24を参照させることにより、画像メモリ22に格納された元絵の信号を呼び出して色変換を行ない、表示メモリ28に書き込む。また、描画コントローラ30は、画像の拡大、縮小及び変形の処理をも行なう。例えば、読み出しアドレスを飛ばすことにより、画像を縮小したり、或は読み出しアドレスの同じ個所を重複して読み出すことにより、画像を拡大したりする処理を行なう。更に、描画コントローラ30は、同期信号に基づき、表示メモリ28を制御して、偶数フィールドのデータは、偶数フィールドのデータとして、また、奇数フィールドのデータは、奇数フィールドのデータとして出力させる。

【0025】表示コントローラ32は、表示メモリ28からデータを出力する際に、偶数フィールドと奇数フィールドの内どちらのフィールドのデータを読み出すかを制御し、また表示装置36の特性に合わせて表示メモリ28から信号を取り出すタイミングを制御する。また、表示コントローラ32は、表示装置36に同期信号を送る。D/A変換部34は、表示メモリ28からのデジタル信号をアナログ信号に変換して表示装置36へ出力する。表示装置36は、同期信号に基づいてD/A変換部34からのアナログ信号を画面に表示する。

【0026】次に、画質向上処理部20における時間軸上のディザリング処理について詳述する。画質向上処理部20は、A/D変換された後のデジタルRGBデータ、例えば量子化ビット数が5ビットのデジタルRGBデータが入力されると、本実施形態では、画像メモリの1ピクセルが8ビットであるので、その入力されたデジタルRGBデータが偶数フィールドのものであれば、

$R_m[2:0] < = R_i[4:2]$

$G_m[2:0] < = G_i[4:2]$

$B_m[1:0] < = B_i[4:3]$

(ここで、データ(バス)の一部を示すのに、name[msb:lsb]という表記を用いる。これはnameというデータのlsbビット(最下位は0)からmsbビットまでを示すこととする。)となるように処理する。この処理は、各色のうちR(赤)とG(緑)のデータについては5ビットのうち、下位2ビット(0ビット目と1ビット目)を切り捨て、上位3ビット、すなわち2ビット目から4ビット目までを、新たに0ビット目から2ビット目とし、B(青)の信号については5ビットうち、下位3ビット(0ビット目から2ビット目)を切り捨て、上位2ビット、すなわち3ビット目と4ビット目を新たに0ビット目と1ビット目とするものである。

【0027】また、入力されたデジタルRGB信号が奇数フィールドのものであるときは、

$R_m[2:0] < = R_i[4:2] ++ R_i[1]$

10

20

30

40

50

$G_m[2:0] <= G_i[4:2] ++ G_i[1]$

$B_m[1:0] <= B_i[4:3] ++ B_i[2]$

となるように処理する。この処理は、各色のうちR(赤)とG(緑)のデータについては5ビットのうち、下位2ビット(0ビット目と1ビット目)を切り捨て、上位3ビット、すなわち2ビット目から4ビット目までを、新たに0ビット目から2ビット目とし、この値に切り捨てられるビットの値、本実施形態では1ビット目の値を加算するとにより、四捨五入処理を行うものである。またB(青)の信号の場合も同様に、下位3ビット(0ビット目から2ビット目)を切り捨て、上位2ビット、すなわち3ビット目と4ビット目を、新たに0ビット目と1ビット目とし、この値に、切り捨てられるビット、本実施形態では2ビット目の値を加算することにより、四捨五入処理を行う。なお、「++」の符号は、この加算処理が後述するオーバークリップ処理を行なうものであることとする。

【0028】図3は、画質向上処理部の一例を示す回路図である。なお、画質向上処理部20は、R信号処理部201と、G信号処理部202と、B信号処理部203

を有するが、各信号処理部の処理内容は、略同じであるので、以下では、R信号処理部201について説明し、G信号処理部202及びB信号処理部203の説明は省略する。

【0029】同図に示すように、画質向上処理部20のR信号処理部201は、AND回路40と、加算器42と、オーバークリップ回路44とを備える。AND回路40は、フィールド信号の値とデジタルR信号の1ビット目の値との論理積をとり、その結果を加算器42に出力する。加算器42は、入力されたデジタルR信号の5ビットのうち上位3ビットの値とAND回路40から送られた値とを加算し、その結果を出力する。この時、加算器42は、加算した結果、桁上がりにより出力値が「1000」となるときには、キャリー信号(cy信号)を出力する。オーバークリップ回路44は、オーバークリップ処理を行なうもので、3つのOR回路を備える。各OR回路の入力には、加算器42の出力信号のうちの一つと、cy信号とが加えられる。

【0030】次にR信号処理部201の動作について説明する。5ビットのデジタルRデータが入力されると、この入力信号が例えば偶数フィールドのものであれば、フィールド信号は「0」とであるとすると、下位2ビットは切り捨てられ、上位3ビットの値はそのまま出力される。一方、入力信号が奇数フィールドのものであれば、フィールド信号が「1」であるので、下位1ビット目の値が四捨五入され、その値が上位の3ビットの値に加算されて出力される。加算した結果、桁上がりにより出力値が4ビットの「1000」となるときには、加算器42はcy信号「1」を出力する。オーバークリップ回路44はこのcy信号を受けると、オーバークリップ処理

を行なう。すなわち、オーバークリップ回路44は、cy信号を受けると、強制的にその出力値を3ビットの「111」として出力する。なお、オーバークリップ回路44は、cy信号を受けていないときには、加算器42の出力データをそのまま出力する。なお、偶数フィールドと奇数フィールドに対する処理を逆としてもよい。

【0031】次に、本実施形態の画像再生装置の動作について説明する。

【0032】入力されたアナログビデオ信号は、同期分離部10によって、映像信号と同期信号に分離され、同期信号は取り込み制御部14に送られ、映像信号は、フィールド識別部12に送られる。フィールド識別部では、その映像信号が偶数フィールドのものであるか、あるいは奇数フィールドのものであるかを識別し、その結果を取り込み制御部14に送る。

【0033】一方、RGBデコーダ16に取り込まれたアナログビデオ信号は、各フィールド毎に色信号に分離され、A/D変換部18に送られる。アナログのRGB信号は、A/D変換部18でアナログRGB信号からRGBが各5ビットのデジタル信号に変換されて画質向上処理部20へ送られる。画質向上処理部20は、取り込み制御部14からの信号に基づいて、入力された5ビット、5ビット、5ビットのRGB信号が偶数フィールドのものであれば、RG信号については各々の下位2ビットを切り捨て処理し、Rが3ビット、Gが3ビットのデータとし、B信号については、下位3ビットを切り捨て処理し、2ビットのデータとして出力する。一方、RGB信号が奇数フィールドのものであれば、RG信号については下位から2ビット目を四捨五入処理して、3ビットのデータとして出力し、B信号については、下位から3ビット目を四捨五入処理して2ビットのデータとして出力する。これにより入力された5ビット、5ビット、5ビットのRGB信号は、3ビット、3ビット、2ビット、合計8ビットのデータとして、画像メモリ22に格納される。描画コントローラ30は、図示しないCPU等からの指示に基づき、画像メモリ22に格納された信号(元絵)に拡大、縮小又は変形の処理を施して、表示メモリ28に格納する。この際、画像メモリ22の信号は、パレット参照部26により、実際に表示する色信号に変換されて、表示メモリ28に格納される。表示メモリ28に格納されたデジタル信号は、表示コントローラ32の制御の下で、デジタル信号からアナログ信号に変換され、同期信号とともに表示装置36に送られて画面に表示される。

【0034】ところで、入力画像を拡大、縮小或は変形するときには、描画コントローラ30がこれらの処理の制御を行なう。すなわち、例えば画像を縮小するときには、読み出しアドレスを一つ置きとすることにより画像を縮小し、また、読み出しアドレスの同じ個所を重複して読み出すことにより画像を拡大する。このとき本実施

形態では、前述したように拡大するときには、図1

(b) に示した二つのピクセルからなる一つの組を単位として、すなわち副走査方向において隣り合う偶数フィールドの1ピクセルと奇数フィールドの1ピクセルとからなる一組のピクセルを単位として、2倍に拡大して表示する。この様な拡大処理を行なうことにより、従来の拡大処理で生じていたディザのパターンが拡大されてモザイク模様のようになるのを防ぐことができる。

【0035】また、画像を縮小したり、変形したりするときにも、偶数フィールドと奇数フィールドとに分けてディザリング処理を施すことにより、拡大するときと同様に画質の低下を抑えることができる。本実施形態の縮小処理、変形処理のその他の点については、従来の処理方法と略同様であるので、これらの処理の詳細な説明は省略する。

【0036】以上説明したように、上記の本実施形態によれば、偶数フィールドの量子化後のデータについては、予め定めた所定の量子化ビット数以下の値を切り捨て、奇数フィールドの量子化後のデータについては予め定めた所定の量子化ビット数以下の値を四捨五入することによりディザリング処理を行なうので、ゲーム機等のようにカラー表示に関して制限がある場合でも、出力画像の画質の向上を図ることができる。例えば、画像メモリのビット幅が8ビットであるために256色しか表示できないパレットを使用する場合でも、Rが3ビット、Gが3ビット、Bが2ビットの画像を、最大で1ビット分増えたRが4ビット、Gが4ビット、Bが3ビット相当の画像とすることができ、各色に1ビット分の情報を付加したのと略同等の効果が生じる。この結果、出力画像をより自然画像に近いものとすることができる。

【0037】また、本実施形態によれば、偶数フィールドの信号については所定の量子化ビット数以下の値を切り捨て、奇数フィールドの信号については所定の量子化ビット数以下の値を四捨五入することによりディザリング処理を行なうので、入力画像を拡大、縮小あるいは変形するときでも、ディザリング効果が打ち消されたり、強調されすぎたりして画質が低下するのを抑えることができる。

【0038】なお、本発明は、上記の実施形態に限定されるものではなく、その要旨の範囲内において種々の変形が可能である。例えば、上記の本実施形態では、取り込み制御部14及び描画コントローラ32等がハードウェアとして個別に設けられている。しかし、本発明は、これに限定されるものではなく、これらの制御機能を単一の制御部に持たせてもよい。また、上記の本実施形態では、画像メモリ22とパレットメモリ24と表示メモリ32をハードウェアとして個別に設けてある。しかし、本発明はこれに限定されるものではなく、これらを単一のメモリ上に設けてもよい。

【0039】また、上記の本実施形態は、入力信号がア

ナログビデオ信号である場合について説明したが、本発明はこれに限定されるものでなく、入力信号はインターレース画像であれば、アナログのRGBセパレート信号、デジタルのRGBセパレート信号、デジタルビデオ信号であってもよい。入力画像信号がデジタルビデオ信号の場合、デジタル用の同期分離部及びフィールド識別部を設け、フィールド信号はフィールド識別部で生成されて取り込み制御部に送出され、RGBセパレート信号は画質向上処理部に入力される。

【0040】さらに、上記の実施形態では、画像メモリのビット幅は、8ビットであったが、本発明はこれに限られるものではなく、例えば16ビットや24ビット等であってもよい。また、本実施形態では、色番号データの8ビットをRが3ビット、Gが3ビット、Bが2ビットとした。これはR(赤)G(緑)に比べてB(青)の情報は少なくとも、人間の目で見たときには、元の色に近い色を再現することができるからである。したがって、具体的事情に応じて、色データの8ビットは、例えばRが2ビット、Gが3ビット、Bが3ビット、或はRが3ビット、Gが2ビット、Bが3ビットとすることも可能である。

【0041】また、本発明は、上記の実施形態の機能を実現するプログラムを記憶媒体に格納し、コンピュータを用いてその記憶媒体に格納されたプログラムを読み出して実行するようにしてもよい。記憶媒体としては、フロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、CD-ROM等を用いることができる。

【0042】

【発明の効果】以上説明ように本発明によれば、偶数フィールドの量子化後のデータ及び奇数フィールドの量子化後のデータのいずれか一方については予め定めた所定の量子化ビット数以下の値を切り捨て、他方については予め定めた所定の量子化ビット数以下の値を四捨五入した信号を用いることにより、画質の向上を図ることができるとともに、元絵を拡大、縮小、あるいは変形しても、画質の低下を抑えることができるインターレース画像処理方法、インターレース画像処理装置、及びコンピュータ読取可能な記憶媒体を提供することができる。

【図面の簡単な説明】

【図1】 本発明の原理を説明するための図であり、(a)は元絵の2ピクセルを示したものの、(b)は(a)に示した2つのピクセルに対してディザリング処理を施したものの、図(c)は通常の拡大処理を行なって表示したものの、(d)は本発明の拡大処理を行なって表示したものを示している。

【図2】 本発明であるインターレース画像処理方法を用いた画像再生装置の概略構成を示すブロック図である。

【図3】 画質向上処理部の一例を示す回路図である。

【符号の説明】


11

- | | |
|-----|-----------|
| 1 0 | 同期分離部 |
| 1 2 | フィールド識別部 |
| 1 4 | 取り込み制御部 |
| 1 6 | R G Bデコーダ |
| 1 8 | A / D変換部 |
| 2 0 | 画質向上処理部 |
| 2 2 | 画像メモリ |


12

- | | |
|-----|----------|
| 2 4 | パレットメモリ |
| 2 6 | パレット参照部 |
| 2 8 | 表示メモリ |
| 3 0 | 描画コントローラ |
| 3 2 | 表示コントローラ |
| 3 4 | D/A変換部 |
| 3 6 | 表示装置 |


【図 1】



【図 3】



【図 2】



PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-181439

(43)Date of publication of application : 30.06.2000

(51)Int.Cl.

G09G 5/373

G09G 3/20

H04N 7/01

H04N 9/74

H04N 11/02

(21)Application number : 10-355272

(71)Applicant : NAMCO LTD

(22)Date of filing : 15.12.1998


(72)Inventor : SUEMITSU TOMOHIKO

(54) INTERLACE IMAGE PROCESSING METHOD AND INTERLACE IMAGE PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress the degradation in image quality even when an original picture is outputted after enlargement, reduction or deformation by using the signals formed by discarding the values below a quantization bit number relating to one of the data after the quantization of even and odd field and rounding-off the values below the quantization bit number relating to the other.

SOLUTION: A capturing control section 14 stores the digital RGB signals of the respective fields into an image memory 22 through an image quality improvement processing section 20 in accordance with the synchronizing signal from a synchronization separation section 10 and the field signals from a field identification section 12. An image quality improvement processing section 22 executes dithering on a time base. Namely, the image quality improvement processing section 20 captures the digital RGB signals in accordance with the signal from the capturing control section 14 and executes the processing to discard the values below the predetermined prescribed quantization bit number if the field to be processed is the even field. The processing section executes the processing to round-off the values below the predetermined prescribed quantization bit number if the field to be processed is the odd field.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

*** NOTICES ***

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2. **** shows the word which can not be translated.

3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The interlace image which constitutes one frame by the even number field and the odd number field In the interlace image-processing approach which outputs an interlace image from the former picture which quantized for every field, stored in the image memory, and was stored in the image memory concerned The value below the predetermined quantifying bit number beforehand defined about either among the data after quantization of said even number field and the data after quantization of said odd number field is omitted. It is the interlace image-processing approach characterized by rounding off the value below the predetermined quantifying bit number beforehand defined about another side, and storing in said image memory.

[Claim 2] For a triplet and G (green), R (red) is [the signal of each field which said interlace image is a color picture, and 1 pixel of said image memory is 8 bit width of face, and is stored in said image memory / a triplet and B (blue)] the interlace image-processing approach according to claim 1 that it is characterized by being 2 bits.

[Claim 3] The A/D-conversion means which carries out the analog to digital of the interlace image which constitutes one frame by the even number field and the odd number field for every field, The value below the predetermined quantifying bit number beforehand defined about either among the data of said even number field by which the analog to digital was carried out, and the data of the odd number field is omitted. It is the interlace image processing system characterized by providing an improvement processing means in image quality to round off and output the value below the predetermined quantifying bit number defined beforehand about another side, and an image storage means to store the output data from said improvement processing means in image quality for every field.

[Claim 4] For a triplet and G (green), R (red) is [the signal of each field which said interlace image is a color picture, and 1 pixel of said image storage means is 8 bit width of face, and is stored in said image storage means / a triplet and B (blue)] the interlace image processing system according to claim 3 with which it is characterized by being 2 bits.

[Translation done.]

*** NOTICES ***

JPÖ and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention divides and constitutes the image it is considered that is one image from one frame on a time-axis called the even number field and the odd number field about the interlace image-processing approach and an interlace image processing system, and relates to the interlace image-processing approach and interlace image processing system which are again compounded and displayed on one frame.

[0002]

[Description of the Prior Art] Pallet reference mold drawing equipment is proposed as drawing equipment which carried the approach of outputting the interlace image of a color. the former picture which this drawing equipment was full color and was designed to a certain algorithm — human being's vision — even if compared with the image of January the 15th of the lunar calendar, the former picture which carried out subtractive color beforehand, or the former picture designed with the color number limited from the beginning is stored in an image memory so that it may be equal, the color set with which the color number was limited further stores in pallet memory, and the number of bits per pixel of image memory is reducing by referring to the color set concerned.

[0003] This pallet reference mold drawing equipment has the problem that suitable color reproduction cannot be performed, when accumulating full color images, such as a video signal, in image memory on real time and transmitting them to display memory without delay as it is. Because, it is because it is difficult to perform cheaply a subtractive color algorithm which does not have human being's above vision top inferiorities in the real time.

[0004] In order to draw the full color image incorporated on real time from the exterior that this technical problem should be canceled, by preparing for pallet memory the fixed pallet which assigned R (red), G (green), and B (blue) regularly, and omitting mechanically the low order of the quantization bit of RGB each pixel, the number of bits per pixel was reduced and it stored in the image memory.

[0005] To R, G, and B of the input image after quantization being 5 bits, 5 bits, and 5 bits, respectively, if an image memory is 8 bits (256 colors) in 1-pixel width of face, specifically R after quantizing an input image, G, and the triplet that is a high order bit of each B data — Only a triplet and 2 bits were stored in the image memory as color number data of the pixel, and it had drawn to display memory with reference to the pallet memory set up regularly on the occasion of drawing in the form which extends the triplet, a triplet, and 2 bits to 8 bits respectively by a certain technique.

[0006]

[Problem(s) to be Solved by the Invention] By the way, the RGB separate data (5 bits, 5 bits, and 5 bits) used on the occasion of drawing are the value generated fixed by a certain extended method about 2 bits which is an omitted lower bit, 2 bits, and a triplet as above-mentioned. Generally, it has become the repeat of a high order bit, and a default, 0 [for example,]. However, since the data of the omitted origin could not be restored, even if display memory was able to be displayed full color, the image displayed on a display had turned into an image which 256 colors carried out smoothly.

[0007] Generally the technique of increasing the color number on appearance is known by performing dithering processing, for example, in an input image, and storing in an image memory as the technique of canceling this technical technical problem. This technique is effective when displaying without performing expansion, contraction, deformation, etc.

[0008] However, when it expanded, reduced or deformed and the former picture stored in the image memory was displayed, by crushing a dither pattern, being expanded or being thinned out, a mosaic pattern and aliasing (regular pattern) occurred, the dithering effectiveness was negated, and it is emphasized too much and image quality was deteriorating.

[0009] This invention is made based on the above-mentioned situation, and even when expanding, reducing or deforming and outputting a former picture, it aims at offering the interlace image-processing approach that deterioration of image quality can be suppressed, an interlace image processing system, and the storage in which computer reading is possible.

[0010]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, the interlace image-processing approach of this invention The interlace image which constitutes one frame by the even number field and the odd number field In the interlace image-processing approach which outputs an interlace image from the former picture which quantized for every field, stored in the image memory, and was stored in the image memory concerned The value below the predetermined quantifying bit number beforehand defined about either among the data after quantization of said even number field and the data after quantization of said odd number field is omitted. The description of rounding off the value below the predetermined quantifying bit number beforehand defined about another side, and storing in said image memory is carried out.

[0011] The A/D-conversion means which carries out the analog to digital of the interlace image from which the interlace image processing system of this invention constitutes one frame by the even number field and the odd number field for every field, The value below the predetermined quantifying bit number beforehand defined about either among the data of said even number field by which the analog to digital was carried out, and the data of the odd number field is omitted. About another side, it is characterized by providing an improvement processing means in image quality to round off and output the value below the predetermined quantifying bit number defined beforehand, and an image storage means to store the output signal from said improvement processing means in image quality for every field.

[0012]

[Embodiment of the Invention] First, the principle of this invention is explained. Dithering processing is carrying out reallocation of the data omitted when an input image's is quantized to two or more pixels, and adding them to them, and is the approach of reproducing probable and expressing. For example, considering carrying out dithering of the monochrome image in 2 pixel measure length, in the color with two same pixels, supposing each is the value 10.5, reallocation and addition of the fraction part 0.5 which one side of these two pixels omits are done on another side, as a result, one side is equalized by 10, human being's eyes equalize another side by two pixels as for 11, and it looks temporarily to 10.5.

[0013] By the interlace image, since the correlation is large, it can be considered that the pixel of some two length of even lines and odd lines is the almost same color. If 10 or odd lines 1 pixel is set to 11 for 1 pixel which is even lines when said dithering is applied and the value of the pixel which constitutes these Rhine will be 10.5 if it assumes that it is the color with same odd lines as even lines, it is equalized by human being's eyes by two pixels, and is visible to 10.5. This means only omitting the value below a quantifying bit number on the occasion of quantization of the pixel of even lines, and in case it quantizes the pixel of odd lines, it means rounding off the value below a quantifying bit number (it being close [0 ** 1], when it applies to a binary number).

[0014] The value below a quantifying bit number is omitted on the occasion of quantization of the pixel which constitutes the even number field, and if the value below a quantization bit is rounded off in case the pixel which constitutes the odd number field is quantized, it will mean that the interlace image had performed dithering processing on the time-axis since even lines would furthermore be equivalent to the even number field by the interlace image, odd lines would be equivalent to the even number field and the even number field and the odd number field were transmitted by turns on a time-axis.

[0015] Thus, on a time-axis, even if the image which carried out dithering on the time-axis performs expansion, contraction, and deformation on the occasion of a display, although drawing processes it to two-dimensional space, since it does not process at all, a dither pattern is not expanded.

[0016] Next, the case where performed the usual dithering processing to the former picture with reference to drawing 1 , and it expands twice, and the case where performed dithering processing on the time-axis concerning this invention, and it expands twice are compared and explained.

[0017] Drawing 1 (a) shows 2 pixels of a former picture, the value is 10.5, this drawing (b) shows what performed dithering processing to two pixels shown in (a), and the value is set to 10 and 11. If the usual expansion processing is performed and what performed this dithering processing is displayed, it comes to be shown in this drawing (c), and has become what expanded and displayed the image after dithering twice by 1 pixel measure. On the other hand, if it displays by performing expansion processing of this invention, it will become what was expanded and displayed twice by making into a unit the 2-pixel group which came to show in this drawing (d) and was shown in this drawing (b). Therefore, when dithering processing on the time-axis of this invention is performed, even if it expands and displays a former picture, the pattern of a

dither is expanded and it does not become like a mosaic pattern. When reducing and transforming a former picture, similarly, the dithering effectiveness is not negated or it is not emphasized too much. In addition, although monochrome image explained the above-mentioned explanation, in a color picture, the processing same by processing each RGB similarly as monochrome image is possible.

[0018] Hereafter, 1 operation gestalt of this invention is explained with reference to a drawing. Drawing 2 is the block diagram showing the outline configuration of the picture reproducer which used the interlace image-processing approach of this invention.

[0019] The picture reproducer of this operation gestalt comes to have the synchronizing separation section 10, the field discernment section 12, the incorporation control section 14, the RGB decoder 16, the A/D-conversion section 18 and the improvement processing section 20 in image quality, an image memory 22, the pallet memory 24, the pallet reference section 26, display memory 28, the drawing controller 30, the display controller 32, the D/A transducer 34, and a display 36.

[0020] With this operation gestalt, interlace picture signals, such as TV signal from television, a VTR signal from a video camera, and a VDR signal from a laser disk, are used as an input picture signal. Hereafter, these signals are named generically and it is described as an analog video signal.

[0021] The synchronizing separation section 10 divides the inputted analog video signal into a video signal and a synchronizing signal. The field discernment section 12 identifies whether it is the signal of that the analog video signal is a signal of the even number field, or the odd number field, and outputs the result as a field signal. The RGB decoder 16 divides an analog video signal into the signal of R (red), G (green), and B (blue). The A/D-conversion section 18 quantizes the analog RGB signal, and changes it into a digital RGB code. The incorporation control section 14 stores the digital RGB code of each field in an image memory 22 through the improvement processing section 20 in image quality based on the synchronizing signal from the synchronizing separation section 10, and the field signal from the field discernment section 12. These digital RGB codes turn into a picture signal of a former picture on the occasion of color conversion.

[0022] The improvement processing section 20 in image quality performs dithering processing on the time-axis which is the description part of this invention. That is, the improvement processing section 20 in image quality incorporates a digital RGB code based on the signal from the incorporation control section 14, performs processing which will omit the value below the predetermined quantifying bit number defined beforehand if the field of a processing object is the even number field, and if it is the odd number field, it will perform processing which rounds off below the predetermined quantifying bit number defined beforehand. These processings are explained in full detail behind.

[0023] An image memory 22 memorizes the digital RGB code after the improvement processing in image quality (it is also hereafter called color number data.) to the continuous field. The pallet memory 24 memorizes the table data for changing color number data into actual color data. In addition, data width of face is 8 bits, and the pallet memory 24 is equipped with one or more full color color sets (256 colors) which are in agreement with the color number per pixel of an image memory 22. With this operation gestalt, the pallet memory 24 is equipped with two or more color sets, and which color set is chosen according to the former picture stored in the image memory 22. The pallet reference section 26 changes the color number data from an image memory 22 into the address, takes out the color data which correspond from the pallet memory 24 using the address, and outputs them to display memory 28. Display memory 28 has the field which continued for every field, and stores the signal of each field.

[0024] By directing whether to use the color set of pallet memory 24 throat to the pallet reference section 26 according to the directions from CPU which is not illustrated, and making the directed pallet memory 24 refer to, the drawing controller 30 calls the signal of the former picture stored in the image memory 22, performs color conversion, and writes it in display memory 28. Moreover, the drawing controller 30 also performs processing of expansion of an image, contraction, and deformation. For example, processing to which an image is reduced or an image is expanded by overlapping and reading the same part of the read-out address is performed by flying the read-out address. Furthermore, the drawing controller 30 controls display memory 28, and the data of the even number field make the data of the odd number field as data of the even number field output [controller] as data of the odd number field based on a synchronizing signal.

[0025] the time of the display controller 32 outputting data from display memory 28 -- the even number field and the odd number field -- inner -- the timing which controls of which field data are read, and takes out a signal from display memory 28 according to the property of a display 36 is controlled. Moreover, the display controller 32 sends a synchronizing signal to a display 36. The D/A transducer 34 changes the digital signal from display memory 28 into an analog signal, and outputs it to a display 36. A display 36 displays the analog signal from the D/A transducer 34 on a screen based on a synchronizing signal.

[0026] Next, the dithering processing on the time-axis in the improvement processing section 20 in image quality is explained in full detail. When digital RGB data, for example, the digital RiGiBi data whose

quantifying bit number is 5 bits, after A/D conversion was carried out are inputted, the improvement processing section 20 in image quality with this operation gestalt. Since 1 pixel of an image memory is 8 bits, if the inputted digital RiGiBi data is the thing of the even number field $R_m[2:0] < \text{---} < \text{---} = \text{---} R_i[4:2] - G_m[2:0] < \text{---} < \text{---} = G_i[4:2] B_m[1:0] < \text{---} = B_i[4:3 \text{---}]$ (here, although some data (bus) are shown, a notation called name [msb:lsb] is used.) This decides that from the lsb bit (the least significant is 0) of data called name to a msb bit is shown. It processes so that it may become. About the data of [R (red) and G (green)] each color, this processing The inside of 5 bits, 2 bits (the 0th bit and the 1st bit) of low order are omitted. A high order triplet, Namely, even the 4th bit is newly made [bit / 2nd] into the 2nd bit from the 0th bit. About the signal of B (blue), 5 bits (from the 0th bit to the 2nd bit) of low order triplets are omitted inside, and the 4th bit is newly made into the 1st bit on 2 bits of high orders, i.e., a triplet eye, with the 0th bit.

[0027] Moreover, when the inputted digital RiGiBi signal is the thing of the odd number field, it is $R_m[2:0] < \text{---} = R_i[4:2] ++R_i[1] G_m[2:0] < \text{---} = G_i[4:2] ++G_i[1] B_m[1:0] < \text{---} = B_i[4:3]$ It processes so that it may be set to $++B_i[2]$. About the data of [R (red) and G (green)] each color, this processing The inside of 5 bits, 2 bits (the 0th bit and the 1st bit) of low order are omitted. A high order triplet, That is, even the 4th bit is newly made [bit / 2nd] into the 2nd bit from the 0th bit, and with the value of the bit omitted by this value, and this operation gestalt, if the value of the 1st bit is added, it will be alike, and rounding-off processing is performed more. Moreover, also in the signal of B (blue), rounding-off processing is performed by omitting a low order triplet (from the 0th bit to the 2nd bit), newly making the 4th bit into the 0th bit and the 1st bit with 2 bits of high orders, i.e., a triplet eye, similarly, and adding the value of the 2nd bit to this value with the bit and this operation gestalt which are omitted. In addition, the sign of "++" decides to be what performs exaggerated clip processing which this addition processing mentions later.

[0028] Drawing 3 is the circuit diagram showing an example of the improvement processing section in image quality. in addition — although the improvement processing section 20 in image quality has R signal-processing section 201, G signal-processing section 202, and B signal-processing section 203 — the contents of processing of each signal-processing section — abbreviation — since it is the same, below, R signal-processing section 201 is explained and explanation of G signal-processing section 202 and B signal-processing section 203 is omitted.

[0029] As shown in this drawing, R signal-processing section 201 of the improvement processing section 20 in image quality is equipped with AND circuit 40, an adder 42, and the exaggerated clipping circuit 44. AND circuit 40 takes an AND with a value [of a field signal], and a value [of a digital R signal] of bit [1st], and outputs the result to an adder 42. An adder 42 adds the value of a high order triplet, and the value sent from AND circuit 40 among 5 bits of the inputted digital R signal, and outputs the result. As a result of adding an adder 42 at this time, when an output value is set to "1000" by the digit riser, a carry signal (cy signal) is outputted. The exaggerated clipping circuit 44 performs exaggerated clip processing, and is equipped with three OR circuits. 1 of the output signals of an adder 42 and cy signal are added to the input of each OR circuit.

[0030] Next, actuation of R signal-processing section 201 is explained. Supposing a field signal is "0" if this input signal is the thing of for example, the even number field when 5-bit digital R data are inputted, 2 bits of low order will be omitted and the value of a high order triplet will be outputted as it is. On the other hand, if an input signal is the thing of the odd number field, since a field signal is "1", the value of the 1st bit of the low order is rounded off, and the value is added and outputted to the value of the triplet of a high order. As a result of adding, when an output value is set to "1000" which is 4 bits by the digit riser, an adder 42 outputs cy signal "1." The exaggerated clipping circuit 44 will perform exaggerated clip processing, if this cy signal is received. That is, the exaggerated clipping circuit 44 will output the output value as "111" of a triplet compulsorily, if cy signal is received. In addition, the exaggerated clipping circuit 44 outputs the output data of an adder 42 as it is, when having not received cy signal. In addition, it is good also as reverse in the processing to the even number field and the odd number field.

[0031] Next, actuation of the picture reproducer of this operation gestalt is explained.

[0032] The inputted analog video signal is divided into a video signal and a synchronizing signal by the synchronizing separation section 10, a synchronizing signal is sent to the incorporation control section 14, and a video signal is sent to the field discernment section 12. In the field discernment section, it identifies whether the video signal is the thing of the even number field, or it is the thing of the odd number field, the result is incorporated, and it sends to a control section 14.

[0033] On the other hand, it separates into a chrominance signal for every field, and the analog video signal incorporated by the RGB decoder 16 is sent to the A/D-conversion section 18. The RGB code of an analog is changed into the digital signal whose RGB is 5 bits each from the analog RGB signal in the A/D-conversion section 18, and is sent to the improvement processing section 20 in image quality. If the RGB

code (5 bits, 5 bits, and 5 bits) inputted based on the signal from the incorporation control section 14 is the thing of the even number field, the improvement processing section 20 in an image omits and processes 2 bits of each low order about RG signal, R will use as a triplet, and G will use it as the data of a triplet, it will omit and process a low order triplet about B signal, and will output it as 2-bit data. On the other hand, if an RGB code is the thing of the odd number field, about RG signal, rounding-off processing of the 2nd bit is carried out from low order, and it outputs as data of a triplet, and about B signal, rounding-off processing of the triplet eye will be carried out from low order, and it will output as 2-bit data. The RGB code (5 bits, 5 bits, and 5 bits) inputted by this is stored in an image memory 22 as a total of data (a triplet, a triplet, 2 bits, and 8 bits). The drawing controller 30 performs processing of expansion, contraction, or deformation to the signal (former picture) stored in the image memory 22 based on the directions from CPU which is not illustrated, and stores it in display memory 28. Under the present circumstances, the signal of an image memory 22 is changed into the actually displayed chrominance signal by the pallet reference section 26, and is stored in display memory 28. Under control of the display controller 32, the digital signal stored in display memory 28 is changed into an analog signal from a digital signal, with a synchronizing signal, is sent to a display 36 and displayed on a screen.

[0034] By the way, when expanding, reducing or transforming an input image, the drawing controller 30 controls these processings. That is, when reducing an image, for example, by carrying out the read-out address to every other one, an image is reduced and an image is expanded by overlapping and reading the same part of the read-out address. At this time, it expands and displays twice by making into a unit the pixel of a lot which consists of 1 pixel of the even number field which adjoins each other in the direction of vertical scanning by making into a unit one group which consists of two pixels shown in drawing 1 (b) when expanding, as mentioned above with this operation gestalt, and 1 pixel of the odd number field. By performing such expansion processing, it can prevent expanding the pattern of the dither produced in the conventional expansion processing, and becoming like a mosaic pattern.

[0035] Moreover, as well as the time of expanding when reducing or transforming an image, deterioration of image quality can be suppressed by dividing into the even number field and the odd number field, and performing dithering processing. Since it is the same as that of the conventional art and abbreviation about the point of others of contraction processing of this operation gestalt, and deformation processing, detailed explanation of these processings is omitted.

[0036] Since dithering processing is performed by omitting the value below the predetermined quantifying bit number defined beforehand, and rounding off the value below the data after quantization of the odd number field, therefore the predetermined quantifying bit number defined beforehand about the data after quantization of the even number field according to this above-mentioned operation gestalt as explained above, even when there is a limit about color display like a game machine, improvement in the image quality of an output image can be aimed at. For example, since the bit width of face of an image memory is 8 bits, even when using the pallet which can display only 256 colors, 4 bits and G can consider as 4 bits, B can consider [R to which R of G3 / a triplet and / increased the image a bit and whose B-2 are bits by 1 bit at the maximum] as the image of a triplet, and the effectiveness of having added the information for 1 bit to each color and an abbreviation EQC arises. Consequently, an output image can be made into the thing more near a natural image.

[0037] Moreover, since dithering processing is performed by omitting the value below a predetermined quantifying bit number about the signal of the even number field, and rounding off the value below a predetermined quantifying bit number about the signal of the odd number field according to this operation gestalt, even when expanding, reducing or transforming an input image, the dithering effectiveness can be negated or it can stop that it is emphasized too much and image quality deteriorates.

[0038] In addition, this invention is not limited to the above-mentioned operation gestalt, and various deformation is possible for it within the limits of the summary. For example, with this above-mentioned operation gestalt, the incorporation control section 14 and the drawing controller 32 grade are prepared according to the individual as hardware. However, this invention is not limited to this and may give these control functions to a single control section. Moreover, with this above-mentioned operation gestalt, an image memory 22, the pallet memory 24, and display memory 32 are formed according to the individual as hardware. However, this invention is not limited to this and may prepare these on single memory.

[0039] Moreover, although this above-mentioned operation gestalt explained the case where an input signal was an analog video signal, this invention may not be limited to this, and as long as an input signal is an interlace image, they may be the RGB separate signal of an analog, a digital RGB separate signal, and a digital video signal. When an input picture signal is a digital video signal, the synchronizing separation section and the field discernment section for digital one are prepared, a field signal is generated in the field discernment section, is incorporated, and is sent out to a control section, and a RGB separate signal is

inputted into the improvement processing section in image quality.

[0040] Furthermore, with the above-mentioned operation gestalt, although the bit width of face of an image memory was 8 bits, this invention may not be restricted to this and may be 16 bits, 24 etc. bits, etc. Moreover, with this operation gestalt, a triplet and G made it as the triplet and B made [R] 8 bits of color number data 2 bits. When the information on B (blue) looks at this by human being's eyes at least compared with R(red) G (green), it is because the color near the original color is reproducible. Therefore, according to a concrete situation, it also has [8 bits of color data] possible R that a triplet and G consider as 2 bits and B considers [2 bits and G / a triplet and B / a triplet or R] as a triplet.

[0041] Moreover, this invention reads the program which stored in the storage the program which realizes the function of the above-mentioned operation gestalt, and was stored in the storage using the computer, and may be made to execute it. As a storage, a floppy disk, a hard disk, an optical disk, a magneto-optic disk, CD-ROM, etc. can be used.

[0042]

[Effect of the Invention] The value below the predetermined quantifying bit number beforehand defined about either is omitted. the above -- explanation -- according to [like] this invention -- the data after quantization of the even number field, and the data after quantization of the odd number field -- inner -- While being able to aim at improvement in image quality by using the signal which rounded off the value below the predetermined quantifying bit number beforehand defined about another side Even if it expands, reduces or transforms a former picture, the interlace image-processing approach that deterioration of image quality can be suppressed, an interlace image processing system, and the storage in which computer reading is possible can be offered.

[Translation done.]

*** NOTICES ***

JPQ and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is drawing for explaining the principle of this invention, and that (a) indicated 2 pixels of a former picture to be, the thing which performed dithering processing to two pixels which showed (b) to (a), the thing drawing (c) displayed by performing the usual expansion processing, and the thing which (d) performed expansion processing of this invention and was displayed are shown.

[Drawing 2] It is the block diagram showing the outline configuration of the picture reproducer using the interlace image-processing approach which is this invention.

[Drawing 3] It is the circuit diagram showing an example of the improvement processing section in image quality.

[Description of Notations]

10 Synchronizing Separation Section

12 Field Discernment Section

14 Incorporation Control Section

16 RGB Decoder

18 A/D-Conversion Section

20 Improvement Processing Section in Image Quality

22 Image Memory

24 Pallet Memory

26 Pallet Reference Section

28 Display Memory

30 Drawing Controller

32 Display Controller

34 D/A Transducer

36 Display

[Translation done.]